32位微处理器68020与高性能的动态RAM控制器的接口

作     者：梁亢 

作者机构：上海无线电四厂 

出 版 物：《微处理机》 (Microprocessors)

年 卷 期：1990年第11卷第3期

页      码：27-36页

摘      要：一、前言32位微处理器68020具有计算功能极强,速度快等特点,这也带来了与子系统接口的复杂性。尤其是 CPU 主存贮器(DRAM)阵列之间的接口,往往需要很多的外部支持电路,而且还要花费很大的精力去处理好 CPU 与主存贮器之间的时序配合问题。如采用普通的 MSI/LSI 逻辑电路构成的支持电路,不仅占用了系统板上的大部分空间,而且接口之间的时序很难达到设计要求,从而大大降低了系统的性能。

主 题 词：RAM 系统板 逻辑电路 访问操作 刷新周期 时钟周期 列地址 存贮体 访问周期 下降沿 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

馆 藏 号：203157973...