一种嵌入式微控制器的指令Cache设计方案

作     者：王睿 张艳花 

作者机构：中北大学信息与通信工程学院山西太原030051 

出 版 物：《电子制作》 (Practical Electronics)

年 卷 期：2025年第33卷第4期

页      码：22-25页

摘      要：在传统的指令Cache设计方案中,VTag存储器大小取决于处理器的总线宽度以及指令Cache的Cache行数和Cache行大小。本文提出了一种优化指令Cache的电路设计,通过减小指令Cache覆盖的取指空间,在不影响指令Cache对外接口的总线宽度以及Cache行数和Cache大小的情况下,进一步减小了VTag存储器的大小。本文用DC(Design Compiler)对指令Cache进行综合,结果表明,本文设计实现的指令Cache较传统方案在减少芯片面积的同时,显著提升了电路频率,对嵌入式微控制器的指令Cache设计具有重要的实用价值。

主 题 词：嵌入式 微控制器 处理器 指令Cache 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16589/j.cnki.cn11-3571/tn.2025.04.020

馆 藏 号：203158140...