基于0.5μm CMOS集成电路高低压兼容技术研究

作     者：刘允 赵文彬 LIU Yun;ZHAO Wen-bin

作者机构：中国电子科技集团公司第58研究所江苏无锡214035 

出 版 物：《电子与封装》 (Electronics & Packaging)

年 卷 期：2007年第7卷第9期

页      码：22-25页

摘      要：将高压MOSFETs器件集成到低压CMOS数字和模拟电路中的应用越来越频繁。文章参考了Parpia提出结构,将高压NMOS、PMOS器件制作在商用3.3V/5V 0.5μmN-阱CMOS工艺中,没有增加任何工艺步骤,也没有较复杂BiCMOS工艺中用到的P-阱、P+、N+埋层,使用了PT注入。通过对设计结构的PCM测试,可以得到高压大电流的NMOS管BVdssn>23V～25V,P管击穿BVdssp>19V。同时,文章也提供了高压器件的设计思路和结果描述。

主 题 词：高压MOS器件 低压MOS器件 0.5μm CMOS工艺 工艺兼容技术 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-1070.2007.09.007

馆 藏 号：203159321...