基于嵌入式CPU的加解密子系统

作     者：王剑非 马德 熊东亮 陈亮 黄凯 葛海通 WANG Jian-fei;MA De;XIONG Dong-liang;CHEN Liang;HUANG Kai;GE Hai-tong

作者机构：公安部第一研究所北京100048 杭州电子科技大学微电子CAD所杭州310018 浙江大学超大规模集成电路设计研究所杭州310027 杭州中天微系统有限公司杭州310012 

基　　金：国家科技重大专项基金资助项目"宽带多媒体集群系统技术验证(中速模式)"(2011ZX03004-004) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2014年第40卷第9期

页      码：183-189页

摘      要：针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。

主 题 词：加解密子系统 系统复用 片上系统集成 高级加密标准 数据加密标准 

学科分类：08[工学] 0839[0839] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2014.09.037

馆 藏 号：203159642...