万兆以太网时钟产生电路设计

作     者：王雪艳 朱恩 王志功 

作者机构：东南大学射频与光电集成电路研究所江苏南京210096 

出 版 物：《电气电子教学学报》 (Journal of Electrical and Electronic Education)

年 卷 期：2003年第25卷第6期

页      码：36-39页

摘      要：给出了基于 0 .2 um Ga As PHEMT工艺的 10 GHz单片频率综合器的系统模型、电路结构、性能分析、版图设计以及仿真结果 ,并简单介绍了工艺特点。整个芯片由压控振荡器、分频器、鉴相器以及低通滤波器组成。在 ADS软件下的仿真结果表明 :芯片采用 3 .3 V单电源供电 ,总功耗为 40 0 m W,输出功率为 -15 d Bm,工作频率 9.5 GHz～ 11.0 GHz,相位噪声 -95 d Bc/Hz@1MHz,输出信号的峰峰值抖动约为 2 ps。整个芯片面积为 1.2 5× 1.3 5 mm2 。

主 题 词：万兆以太网 时钟产生电路 锁相环 频率综合 砷化镓 PHEMT 

学科分类：11[军事学] 12[管理学] 0810[工学-土木类] 1105[1105] 1201[管理学-管理科学与工程类] 08[工学] 081002[081002] 081201[081201] 110503[110503] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1008-0686.2003.06.012

馆 藏 号：203167406...