流水线电路的容错设计

作     者：吴珍妮 梁华国 黄正峰 陈秀美 曹源 WU Zhen Ni;LIANG Hua Guo;HUANG Zheng Feng;CHEN Xiu Mei;CAO Yuan

作者机构：合肥工业大学计算机与信息学院安徽合肥230009 合肥工业大学电子科学与应用物理学院安徽合肥230009 

基　　金：国家自然科学基金资助项目(60876028) 国家自然科学基金重点资助项目(60633060) 博士点基金资助项目(200803590006) 安徽省海外高层次人才项目(2008Z014) 

出 版 物：《微型机与应用》 (Microcomputer & Its Applications)

年 卷 期：2010年第29卷第9期

页      码：28-31页

摘      要：随着集成电路特征尺寸进入纳米级,高能粒子造成的软错误已对电路的正常工作构成严重威胁。流水线电路具有工作频率高、时序单元数量多的特点,易受软错误影响。本文对时序单元进行容错性能分析,并结合流水线电路的特点,利用新型容错时序单元结构,提出了一种容软错误的流水线电路设计方案。

主 题 词：软错误 锁存器 触发器 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1674-7720.2010.09.009

馆 藏 号：203172900...