一种AMR语音编码器的VLSI设计及FPGA实现

作     者：郑海东 王明江 王进祥 崔浩林 商迪 ZHENG Hai-dong;WANG Ming-jiang;WANG Jin-xiang;CUI Hao-lin;SHANG Di

作者机构：哈尔滨工业大学微电子中心黑龙江哈尔滨150001 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2010年第27卷第2期

页      码：17-21,25页

摘      要：AMR(自适应多速率)语音编码标准由于其低码率和高质量,在通信和多媒体领域得到广泛应用.针对AMR语音编码标准的算法特点,提出了一种"音频DSP软核+硬件加速器"的VLSI实现结构.这种结构能够有效地实现编码算法,同时达到低成本、低功耗的要求.综合后的电路在满足语音编码实时性的要求下能工作在50MHz频率以下,功耗仅有不到50mW,和78k门的芯片面积.最后通过FPGA整体验证,证明这种方案是可行有效的.同时优化后的音频DSP软核和硬件加速器中的模块复用设计,使得本设计方案对G.7xx系列编码算法具有通用和可移植性.

主 题 词：AMR VLSI DSP软核 硬件加速器 FPGA 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2010.02.005

馆 藏 号：203172906...