CMOS锁相环中鉴频鉴相器的研究

作     者：孙境余 王春雷 侯力梅 曲伟 SUN Jingyu;WANG Chunlei;HOU Limei;QU Wei

作者机构：黑龙江大学电子工程学院哈尔滨150080 

基　　金：教育部高等学校博士学科专项科研基金联合资助项目(20132301110005) 黑龙江大学实验室开放基金项目(14K002) 

出 版 物：《黑龙江大学自然科学学报》 (Journal of Natural Science of Heilongjiang University)

年 卷 期：2016年第33卷第3期

页      码：416-420页

摘      要：针对已有鉴频鉴相器电路鉴相范围小、死区大的缺点,设计了一种应用于锁相环中的鉴频鉴相器。采用0.25μm的互补金属氧化物半导体(CMOS)工艺,利用Tanner EDA软件设计了一款以逻辑门电路实现的D触发器为单元电路的鉴频鉴相器,并利用T-spice进行了仿真。仿真结果表明,该鉴频鉴相器消除了鉴相死区,鉴相范围为(-1.958π,+1.958π),最大工作频率为238MHz,可实现鉴频鉴相功能。

主 题 词：集成电路 锁相环 鉴频鉴相器 D触发器 

学科分类：070207[070207] 07[理学] 08[工学] 0803[工学-仪器类] 0702[理学-物理学类] 

D　O　I：10.13482/j.issn1001-7011.2016.03.008

馆 藏 号：203173601...