如何在先进工艺节点利用Virtuoso Check/Assertion Flow

作     者：王超 刘欢艳 Wang Chao;Liu Huanyan

作者机构：Spreadtrum Cadence 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2016年第42卷第8期

页      码：28-32页

摘      要：Virtuoso和MMSIM有效结合,完整的Check/Assertion flow包含:在图形界面设置Check/Assert,通过仿真得到Check/Assert的结果,在图形界面直接显示Check/Assert的结果,对结果进行各种灵活的后处理,并在schematic直接进行反标。该流程可以覆盖电路设计常用check需求,完全不依赖脚本,图形界面让工程师更容易上手,基于瞬态仿真的Dynamic Check相比其他工具更具优势。有效利用Check/Assert flow,可以帮助避免或及早发现设计中的一些常见问题,从而减少设计迭代,该流程在TSMC 16 nm和Intel 14 nm实际项目上得到应用,很大程度地提高了设计效率。

主 题 词：Assert Device Checking Circuit Check Check/Assertion flow 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16157/j.issn.0258-7998.2016.08.005

馆 藏 号：203174044...