双处理器实时视频拼接系统

作     者：陈静 冯桂兰 吕昌亮 康宇 CHEN Jing;FENG Guilan;LYU Changliang;KANG Yu

作者机构：中国计量大学光学与电子科技学院浙江杭州310018 

基　　金：浙江省科技厅公益技术应用研究项目(No.2013C31061) 

出 版 物：《中国计量学院学报》 (Journal of China Jiliang University)

年 卷 期：2016年第27卷第2期

页      码：223-227页

摘      要：当一些视频系统需更大观测范围,同时获得完整场景是一个问题.针对这种情况,提出一套基于FPGA和DSP双处理器协同工作的视频拼接系统,设计了包括双处理器、FLASH程序存储器、SDRAM数据存储器、SRAM数据存储器、视频AD和视频解码器等硬件结构.系统采集两路视频信号输入,对其进行数字视频转换,然后由FPGA做基本图像处理,并将其送入SDRAM进行存储.DSP将初步处理后的图像数据取出,并对其进行图像配准和图像融合.为了保证图像的实时性,系统采用实时高效易实现的改进的PSO算法实现图像配准,采用平均加权法实现图像融合.实验结果表明,此系统可对两幅720×576分辨率、25帧/秒的视频图像进行实时拼接,满足所需大视场视频图像要求.

主 题 词：双处理器 现场可编程门阵列 数字信号处理 图像拼接 大视场 

学科分类：0711[理学-心理学类] 07[理学] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 

D　O　I：10.3969/j.issn.1004-1540.2016.02.017

馆 藏 号：203176466...