Viterbi译码器的优化设计

作     者：袁金仕 卢焕章 YUAN Jin-shi;LU Huan-zhang

作者机构：国防科技大学ATR实验室湖南长沙410073 

出 版 物：《电讯技术》 (Telecommunication Engineering)

年 卷 期：2005年第45卷第3期

页      码：159-161页

摘      要：Viterbi译码算法用FPGA实现时,其硬件资源消耗与译码速度始终是相互制约的两个方面,通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾。本文以(2,1,6)卷积码为例,基于基4算法提出的动态路径度量存储管理方法能在不影响译码速度的前提下有效降低译码器的硬件复杂度。

主 题 词：Viterbi译码器 ACS 路径度量存储管理 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1001-893X.2005.03.037

馆 藏 号：203177831...