Xilinx MIG IP核的研究及大容量数据缓冲区的实现

作     者：王红兵 强景 周珍龙 

作者机构：西安电子科技大学电子信息攻防对抗与仿真重点实验室陕西西安710071 

出 版 物：《电子产品世界》 (Electronic Engineering & Product World)

年 卷 期：2016年第23卷第8期

页      码：43-46页

摘      要：为了使DDR3 SDRAM更方便、多样地用于工程开发中,本文对XILINX公司DDR3 SDRAM提供的MIG核进行了分析研究,并在此基础上实现了大容量数据缓冲区的逻辑设计。通过对系统中各模块的作用及相互间关系的研究,发现该控制器256位接口对工程开发十分不便,通过创建FIFO控制系统和读写接口FIFO的方式,将接口转换为64位。该方案对控制核重新构建并上板测试,均符合高速数据传输缓存的要求,使DDR3成为一个大容量且可控的高速FIFO。

主 题 词：MIG核 FIFO DDR3 SDRAM 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1005-5517.2016.7.013

馆 藏 号：203179993...