一种交错并行隐式刷新增益单元eDRAM设计

作     者：孟超 严冰 林殷茵 Meng Chao;Yan Bing;Lin Yinyin

作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2011年第36卷第6期

页      码：466-469,486页

摘      要：设计了一种与逻辑工艺兼容的64 kb高速高密度嵌入式增益单元动态随机存储器(eDRAM)。该存储器单元通过结构和版图的优化,典型尺寸为同代SRAM的40%。高低阈值管的引入分别改善了单元的读取速度和数据保持时间。同时交错并行隐式刷新机制利用增益存储单元读、写端口独立的结构和操作特性,配以合适的时序和仲裁机制,使得在无额外通信信号和握手接口下,实现刷新与访问互不影响,数据访问率达到100%。相比其他隐式刷新技术,该技术不需要过大的外围开销即可完成访问带宽加倍。芯片用SMIC 0.13μm CMOS工艺实现,大小为1.35 mm×1.35 mm。

主 题 词：嵌入式 增益单元 动态随机存储器 交错并行隐式刷新 数据访问率 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1003-353x.2011.06.013

馆 藏 号：203180044...