看过本文的还看了

相关文献

该作者的其他文献

文献详情 >22-Bit三阶Cascaded结构Sigma-Delta调制器设计 收藏
22-Bit三阶Cascaded结构Sigma-Delta调制器设计

22-Bit三阶Cascaded结构Sigma-Delta调制器设计

作     者:康志宏 李开航 薛佳梅 庄锦清 KANG Zhi?hong;LI Kai?hang;XUE Jia?mei;ZHUANG Jin?qing

作者机构:厦门大学物理与机电工程学院福建厦门361005 

出 版 物:《现代电子技术》 (Modern Electronics Technique)

年 卷 期:2013年第36卷第12期

页      码:25-28页

摘      要:设计一款可用于称重传感器ADC的高精度2-1级联结构Sigma-Delta调制器。在考虑非理想因素的前提下,采用Matlab/Simulink数学建模和仿真表明,在信号带宽为20 Hz,过采样率为1 024的情况下,该调制器的信噪比为170.7 dB。采用Charter 0.35μm工艺对该调制器进行电路级设计并用Spectre仿真,电路信噪比为144.8 dB,该结果高于22位要求的135 dB。

主 题 词:过采样率 Sigma-Delta调制器 ADC 电路信噪比 

学科分类:11[军事学] 0810[工学-土木类] 1105[1105] 08[工学] 081002[081002] 110503[110503] 

D O I:10.16652/j.issn.1004-373x.2013.12.016

馆 藏 号:203181049...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分