高速率维特比译码器FPGA设计中参数确定

作     者：刘鹏 陈咏恩 

作者机构：同济大学信息与控制工程系上海200092 

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2003年第28卷第2期

页      码：44-46页

摘      要：探讨了高速率维特比译码器的参数确定问题。简要介绍了维特比译码器的基本原理和体系结构,重点讨论了各个单元在不同参数下的对解码器性能的影响。通过参数的优化,缩减路径度量存储器的长度,减少了硬件消耗,并提出了相应的溢出保护电路,提高了译码器的运行速率。

主 题 词：高速率 译码器 FPGA 加比选 维特比 卷积码 信道编码 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.1003-353X.2003.02.013

馆 藏 号：203182606...