RTL和门级结合的处理器时延测试产生方法

作     者：方红霞 李华伟 李晓维 Fang Hongxia;Li Huawei;Li Xiaowei

作者机构：中国科学院计算技术研究所先进测试技术实验室 

基　　金：国家自然科学基金(90207002 60242001) 中国科学院计算技术研究所基础研究基金(20036160) 

出 版 物：《计算机辅助设计与图形学学报》 (Journal of Computer-Aided Design & Computer Graphics)

年 卷 期：2006年第18卷第1期

页      码：75-81页

摘      要：针对处理器的数据通路中的通路时延故障,提出一种基于指令集的处理器时延测试产生方法.对于每条指令提取出状态矩阵,并基于状态矩阵将通路分为功能不可测(FUPs)和潜在功能可测的(PFTPs).对PFTPs记录潜在测试指令(序列)组合,提取控制和数据约束,在门级进行有约束的非强健时延测试产生.最后的测试指令由控制指令(序列)+潜在测试指令(序列)+观测指令(序列)构成.

主 题 词：时延测试 指令集 处理器 数据通路 

学科分类：08[工学] 080402[080402] 0804[工学-材料学] 

核心收录：

D　O　I：10.3321/j.issn:1003-9775.2006.01.012

馆 藏 号：203187199...