64位子字并行整数乘法器设计

作     者：董兰飞 冀蓉 孙锁林 曾献君 

作者机构：国防科技大学计算机学院湖南长沙410073 

基　　金：国家自然科学基金资助项目(602730696037601890207011) 国家863计划资助项目(2002AA110020) 

出 版 物：《计算机应用》 (journal of Computer Applications)

年 卷 期：2005年第25卷第B12期

页      码：492-494页

摘      要：介绍了一种64位子字并行整数乘法器,用相同的硬件可实现64bit×64bit的整数乘法操作操作,又可实现4个16bit×16bit的子字并行整数乘法操作。此乘法器采用了一种简单有效的修正算法,并在部分积累加之前合并了修正值。采用这种算法实现的子字并行乘法器总体结构与传统的乘法器结构不同。经过spice模拟,此乘法器达到了较优的延迟。

主 题 词：予字并行 乘法器 误差 修正算法 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

馆 藏 号：203187204...