基于Matlab的并行循环冗余校验Verilog代码自动生成方法

作     者：薛俊 段发阶 蒋佳佳 李彦超 袁建富 王宪全 XUE Jun;DUAN Fajie;JIANG Jiajia;LI Yanchao;YUAN Jianfu;WANG Xianquan

作者机构：精密测试技术及仪器国家重点实验室(天津大学)天津300072 

基　　金：国家自然科学基金资助项目(61501319) 海洋经济创新发展区域示范项目(cxsf2014-2) 

出 版 物：《计算机应用》 (journal of Computer Applications)

年 卷 期：2016年第36卷第9期

页      码：2503-2507,2554页

摘      要：在水声信号探测数据的传输过程中,现场可编程门阵列(FPGA)通过传统串行方法对长数据帧进行循环冗余校验(CRC)时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在QuartusⅡ9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性:校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。

主 题 词：循环冗余校验 并行计算 Matlab Verilog硬件描述语言 现场可编程门阵列 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.11772/j.issn.1001-9081.2016.09.2503

馆 藏 号：203187499...