高效低功耗低并行度LDPC编码方法

作     者：燕威 薛长斌 YAN Wei;XUE Changbin

作者机构：中国科学院国家空间科学中心北京100190 中国科学院复杂航天系统综合电子与信息技术重点实验室北京100190 

出 版 物：《电子与信息学报》 (Journal of Electronics & Information Technology)

年 卷 期：2016年第38卷第9期

页      码：2268-2273页

摘      要：低密度奇偶校验码(LDPC)是最接近香农极限的纠错码之一,具有优良的性能且被国际通信标准组织广泛采纳为信道编码。CCSDS推荐使用LDPC码作为近地空间和深空探测的信道编码方案。该文提出高效,低功耗,低并行度的LDPC编码方法。该方法通过采用插"0"和改变循环矩阵的结构实现了对CCSDS标准中推荐的校验矩阵子矩阵大小为奇数的LDPC码的低并行度编码。通过分析编码过程,提出了只对输入信息中的"1"有效信息位进行编码的方案,减少了编码中移位寄存器的移位次数,大幅度地降低了编码器功耗。文中采用FPGA实现了(8176,7154)78LDPC码的编码器,结果显示在硬件开销略有增加的情况下,编码功耗大幅度下降,编码速率接近低并行度编码方案。

主 题 词：差错控制编码 低并行度 低功耗 QC—LDPC VLSI设计 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

核心收录：

D　O　I：10.11999/jeit151362

馆 藏 号：203187538...