网络处理器中的高速缓冲机制及其有效性分析

作     者：刘祯 刘斌 郑凯 陈善真 LIU Zhen;LIU Bin;ZHENG Kai;CHEN Shanzhen

作者机构：清华大学计算机科学与技术系北京100084 清华大学软件学院北京100084 

基　　金：国家自然科学基金资助项目(60373007 60573121) 中爱科技合作研究基金项目(CI-2003-02) 中国高等学校博士点基金项目(20040003048) 教育部培育基金项目(705003) 

出 版 物：《清华大学学报（自然科学版）》 (Journal of Tsinghua University(Science and Technology))

年 卷 期：2008年第48卷第1期

页      码：113-116页

摘      要：高速缓冲机制(Cache)在网络处理器中的应用得到广泛的关注。为了指导新的网络处理器的设计,对cache机制的有效性进行系统化的研究。该文截取实际网络链路上的流量,对数据包处理过程进行模拟,并分析cache机制对网络处理器的各性能参数的影响。实验表明:cache机制可有效缓解数据包突发性的到达给数据处理带来的压力,提高网络处理器的吞吐量、降低丢包率和排队延迟、减少多线程机制对处理模式的敏感程度。因此,cache机制对网络处理器中已有的延迟隐藏机制是一个很好的补充。

主 题 词：网络设备 网络处理器 高速缓冲 多线程 

学科分类：0810[工学-土木类] 12[管理学] 1201[管理学-管理科学与工程类] 08[工学] 0805[工学-能源动力学] 0701[理学-数学类] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:1000-0054.2008.01.030

馆 藏 号：203187761...