6.25 Gb/s快速锁定时钟数据恢复电路

作     者：钟威 刘尧 陈书明 ZHONG Wei;LIU Yao;CHEN Shuming

作者机构：国防科学技术大学 

基　　金：国家自然科学基金资助项目(61434007 61376109) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2016年第46卷第4期

页      码：454-457,462页

摘      要：基于65nm CMOS工艺,设计了一种6.25Gb/s时钟数据恢复电路（CDR）。该CDR采用基于相位插值的双环结构和带有快速锁定算法的2阶积分环路实现,支持半速、全速、倍速3种工作模式。其抖动传输带宽在2-7MHz范围内可调,相位插值精度为2.8°,DNL为1.1°,INL为5.6°。在频差为1.0×10^-3时,其锁定速度较传统CDR提高了1倍以上,可应用于满足PCI-E、RAPIDIO协议、短期爆发性传输数据的高速串行接口领域。

主 题 词：时钟数据恢复 高速串行接口 相位插值 快速锁定 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.2016.04.006

馆 藏 号：203187807...