Verilog HDL数字钟电路的设计研究

作     者：高忠坚 魏茂金 张锐戈 饶连周 Gao Zhongjian;Wei Maojin;Zhang Ruige;Rao Lianzhou

作者机构：三明学院机电工程学院福建三明365004 

基　　金：福建省科技厅重点项目(2013N0032) 

出 版 物：《萍乡学院学报》 (Journal of Pingxiang University)

年 卷 期：2016年第33卷第3期

页      码：27-31页

摘      要：在Quartus II软件平台上采用电路图和文本文件相结合的方式完成数字钟电路的层次化建模,该电路具有正常显示(计时)、时间调整(校时)、闹铃、秒表等功能。整个电路最终经FPGA实验板的下载验证表明设计方案切实可行。本文通过对数字钟层次化设计的详细阐述,旨在使数字系统的学习者掌握基于FPGA的自顶而下的设计思路,又在实例设计中展现出Verilog HDL与C语言编程的不同。

主 题 词：数字钟 EDA 数字系统设计 VerilogHDL FPGA 

学科分类：0401[教育学-教育学类] 04[教育学] 040102[040102] 

D　O　I：10.3969/j.issn.1007-9149.2016.03.007

馆 藏 号：203187906...