基于G3-PLC的RS译码器的设计与实现

作     者：黄增先 王进华 Huang Zengxian;Wang Jinhua

作者机构：福州大学电气工程与自动化学院福建福州350108 

出 版 物：《微型机与应用》 (Microcomputer & Its Applications)

年 卷 期：2016年第35卷第17期

页      码：68-71页

摘      要：针对G3-PLC物理层信道编码的要求,设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线复杂、运算速度慢等问题,设计了一种查表运算。采用该查表运算可以快速实现有限域的乘法运算,并且可以简化Berlekamp-Massey(BM)迭代过程中的求逆运算,使得用传统的BM迭代就可以高效地实现RS译码。结合FPGA平台,利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明,该译码器资源占用率低,能够在100 MHz系统时钟下进行有效译码。

主 题 词：G3-PLC RS译码器 FPGA BM迭代 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.19358/j.issn.1674-7720.2016.17.021

馆 藏 号：203188931...