SoC硬件综合设计中基于Verilog语言的接口程序设计

作     者：张辉 於跃成 ZHANG Hui;YU Yuecheng

作者机构：武汉船舶职业技术学院湖北武汉430050 江苏科技大学电子信息学院江苏镇江212003 

基　　金：国家自然科学基金(60373076) 

出 版 物：《江苏科技大学学报（自然科学版）》 (Journal of Jiangsu University of Science and Technology:Natural Science Edition)

年 卷 期：2006年第20卷第3期

页      码：73-76页

摘      要：针对系统芯片SoC(System-on-Ch ip)设计中IP复用问题,提出了一种基于状态机FSM(F in iteState M ach ine)自动生成的SoC硬件接口综合设计方法,给出了基于Verilog语言的接口程序设计,通过实例仿真验证了该方法的可行性。该方法可以自动化生成接口程序,对于缩短SoC芯片设计时间,提高IP复用程度等方面提供了一种新的方法。

主 题 词：系统芯片 IP 状态机 接口综合 Verilog 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1673-4807.2006.03.016

馆 藏 号：203193594...