嵌入式存储器内建自测试时间的优化

作     者：王长弘 万培元 林平分 WANG Chang-hong;WAN Pei-yuan;LIN Ping-fen

作者机构：北京工业大学北京市嵌入式系统重点实验室北京100124 

出 版 物：《中国集成电路》 (China Integrated Circuit)

年 卷 期：2013年第22卷第6期

页      码：31-34页

摘      要：存储器测试是集成电路测试的重要部分。随着集成电路存储器件向着高集成度发展,存储器测试成本在集成电路总测试成本中所占比例急剧增高。通过减少存储器测试时间来减小存储器测试成本,是一种高效的降低芯片测试成本的方法。本文以一款单周期同步存储器为例,选取读写时序为对象,详细分析了存储器内建自测试方法,给出了一种通过优化存储器内建自测试逻辑时序来减小存储器测试时间的设计实现方法。

主 题 词：存储器内建自测试 时钟 读写时序 建模 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1681-5289.2013.06.004

馆 藏 号：203196463...