基于Vivado HLS的Down Scaler视频系统设计

作     者：安航 An Hang

作者机构：西安电子科技大学微电子学院西安710126 

出 版 物：《单片机与嵌入式系统应用》 (Microcontrollers & Embedded Systems)

年 卷 期：2016年第16卷第11期

页      码：21-23页

摘      要：介绍一种基于FPGA的Down Scaler视频系统设计。系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计。首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果 Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统。在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植。

主 题 词：Vivado HLS FPGA Down Scaler 高层次综合 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203207126...