一种5Gb/s双信道并行时钟数据恢复电路

作     者：李志贞 张长春 高罗丝 赵江 宋韦 郭宇锋 LI Zhizhen;ZHANG Changchun;GAO Luosi;ZHAO Jiang;SONG Wei;GUO Yufeng

作者机构：南京邮电大学电子科学与工程学院南京210003 南京邮电大学江苏省射频集成与微组装工程实验室南京210003 

基　　金：江苏省自然科学基金资助项目(BK20130878 BK2012435 BK20141431) 江苏省普通高校研究生科研创新计划资助项目(SJLX_0374 SJLX_0375) 江苏省科技支撑项目工业部分(BE2013130) 高等教育博士点基金资助项目(20133223120005 20133223110003) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2016年第46卷第5期

页      码：599-604页

摘      要：基于0.18μm CMOS工艺,设计了一种双信道并行时钟数据恢复(CDR)电路,它由1个锁相环(PLL)型CDR和1个相位选择/相位插值(PS/PI)型CDR结合实现。与传统的并行CDR相比,该CDR电路不需要本地参考时钟。PLL型CDR中环形压控振荡器的延迟单元采用电感峰化技术,拓展了带宽,实现了较高的振荡频率;电荷泵采用自举基准和运放,改善了充放电电流匹配。PS/PI型CDR中Bang-Bang型鉴相器结构简单,具有较好的鉴相功能;PS/PI电路比传统结构少2个相位选择器。仿真结果表明,当输入并行数据速率为5Gb/s时,恢复出的2组时钟与数据的峰峰抖动值分别为6.1ps,8.1ps和8.7ps,11.2ps。电路核心模块的功耗为172.4mW,整体电路版图面积为(1.7×1.585)mm^2。

主 题 词：并行时钟数据恢复 锁相环 相位选择 相位插值 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.2016.05.005

馆 藏 号：203209260...