基于FPGA的细粒度并行K-means算法加速器的设计与实现

作     者：倪时策 窦勇 雷元武 赵建勋 NI Shi-ce;DOU Yong;LEI Yuan-wu;ZHAO Jian-xun

作者机构：国防科技大学计算机学院湖南长沙410073 装甲兵工程学院北京100072 

基　　金：国家自然科学基金资助项目(2007AA01Z106) 

出 版 物：《计算机工程与科学》 (Computer Engineering & Science)

年 卷 期：2009年第31卷第A1期

页      码：64-67页

摘      要：本文在深入分析K-means算法计算特征的基础上,基于FPGA平台提出并实现了一种细粒度的并行浮点K-means算法。设计采用了阵列多PE并行处理的任务划分策略,实现了处理单元间的负载平衡,采用数据驱动的流水线隐藏片外存储访问,设计了一种基于脉动阵列结构的主从多PE并行计算阵列,并在单片FPGA(XC5VLX330)上成功集成了4个PE。实验结果表明,我们提出的K-means算法加速器结构具备良好的可扩展性。通过实验测试,我们的实现方案相对于Pentium 4 2.66 GHz单处理器程序达到了15倍的加速比。

主 题 词：K-means算法 FPGA 硬件加速器 浮点实现 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1007-130X.2009.A1.020

馆 藏 号：203210145...