一种规整高效的缩1码模2^n＋1乘法器的VLSI设计
作者机构：昆明市呈贡县95973部队15分队
出 版 物：《通信技术》 (Communications Technology)
年 卷 期：2010年第43卷第12期
页 码：167-170,173页
摘 要：针对目前缩1码模2n+1乘法器的优缺点,设计出一个有效的缩1码模2n+1乘法器。该模乘法器是由改进的基-4 Booth编码模块、规整的缩1码进位保留加法器树以及缩1码模加法器构成,部分积的个数减少到n/2+2个,具有统一的编码电路,简单的校正项生成电路,较快的计算速度,尤其是能够处理操作数和结果为0的情况,实现了操作数的全输入。比较结果表明,该模乘法器在同类型模乘法器中以最少的面积获得了更快的速度。
主 题 词：缩1码 模乘法器 VLSI 剩余数系统 费马数变换
学科分类：080903[080903] 0809[工学-计算机类] 08[工学]
D O I：10.3969/j.issn.1002-0802.2010.12.058
馆 藏 号：203210600...
