一种雷达信号处理芯片的8B/10B编码电路设计

作     者：王颖 陈杰 刘辉华 李磊 

作者机构：电子科技大学成都611731 

出 版 物：《火控雷达技术》 (Fire Control Radar Technology)

年 卷 期：2011年第40卷第3期

页      码：72-77,90页

摘      要：为满足某雷达信号处理芯片与系统中其他功能单元的高速互联,在芯片中专门设计了Ser-Des接口模块,并对其核心部件8B/10B编码器进行了重点设计和Verilog实现[1]。根据8B/10B编码理论对编码电路进行模块划分和逻辑优化,尤其是将数据字符编码模块d-code划分为5B/6B、3B/4B编码查找表和逻辑输出模块。其中查找表进行简单的数据映射,逻辑输出模块通过特定函数实现极性转换和组合输出。基于该方案的8B/10B编码器结构简单、逻辑清晰、资源占用率少,并且可以作为IP核实现重复利用。

主 题 词：8B/10B编码 SerDes 雷达信号处理芯片 模块化 

学科分类：11[军事学] 0810[工学-土木类] 1105[1105] 08[工学] 081002[081002] 110503[110503] 

D　O　I：10.3969/j.issn.1008-8652.2011.03.015

馆 藏 号：203210936...