基于0.13μm CMOS工艺2GHz高速并行结构DDFS的设计

作     者：万书芹 于宗光 季惠才 张涛 陈珍海 

作者机构：中国电子科技集团公司第58研究所江苏无锡214000 江南大学物联网学院江苏无锡214000 

基　　金：国家自然科学基金资助项目(61474092) 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2016年第36卷第6期

页      码：452-456,476页

摘      要：设计实现了一种基于高速并行架构的直接数字频率合成器。核心模块相位幅度转换采用混合旋转算法实现,第一级采用CORDIC算法,预先计算旋转值;第二级采用乘法器,降低幅度计算的时钟周期。电路架构采用多路并行结构,同时采用交织采样算法来实现信号的采样,最高工作频率达到2GHz。经0.13μm 1P6M MIX Signal CMOS工艺流片,整个芯片面积为3.2mm×3.6mm。经测试在2GHz的工作频率下,输出信号在701 MHz处,窄带SFDR为86.35dB;输出信号在742 MHz处,宽带SFDR为52.01dB。

主 题 词：直接数字频率合成 CORDIC算法 交织采样 角度旋转 

学科分类：0808[工学-自动化类] 0809[工学-计算机类] 080902[080902] 08[工学] 0805[工学-能源动力学] 0702[理学-物理学类] 

馆 藏 号：203211160...