基于循环映射的可重构处理器设计

作     者：于苏东 刘雷波 魏少军 YU Su-dong;LIU Lei-bo;WEI Shao-jun

作者机构：清华信息科学与技术国家实验室北京100084 清华大学微电子所北京100084 

基　　金：国家高技术研究发展计划项目(2009AA011700) 国家自然科学基金项目(60676012) 

出 版 物：《北京邮电大学学报》 (Journal of Beijing University of Posts and Telecommunications)

年 卷 期：2009年第32卷第4期

页      码：10-14页

摘      要：提出了一种适合循环任务执行的可重构处理器.该处理器通过循环控制器实现循环的自动执行,并采用数据分发技术和不对称先进先出缓存(FIFO)技术,将可重构阵列内部数据传输效率提高8倍.在现场可编程门阵列(FPGA)系统上验证了活动图像专家组-4的高等视频编码(H.264)中整数反离散余弦变换(IDCT)、运动估计及活动图像专家组-2(MPEG-2)中的IDCT等多种媒体核心算法.相比于类似的结构,该可重构处理器在不增加阵列规模的情况下,性能平均提升3.5倍.

主 题 词：可重构处理器 可重构阵列 循环映射 

学科分类：080903[080903] 0810[工学-土木类] 0808[工学-自动化类] 0809[工学-计算机类] 0839[0839] 08[工学] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1007-5321.2009.04.003

馆 藏 号：203216967...