VHDL设计中信号与变量问题的探讨

作     者：冯艳娜 

作者机构：北京联合大学师范学院电子信息系 

出 版 物：《今日电子》 (Electronic Products)

年 卷 期：2003年第7期

页      码：23-24页

摘      要：本文从应用的角度举例说明了VHDL设计中信号与变量的区别,以及正确的使用方法,并介绍了为信号或变量赋予初始值的技巧。

主 题 词：VHDL语言 程序设计 信号 变量 集成电路 进程语句 函数语句 

学科分类：080903[080903] 080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1004-9606.2003.07.011

馆 藏 号：203217266...