基于SHA-1算法的硬件设计及实现

作     者：王文功 于松林 李玉峰 陈博 WANG Wen-gong;YU Song-lin;LI Yu-feng;CHEN Bo

作者机构：国家数字交换系统工程技术研究中心河南郑州450000 

基　　金：国家科技支撑计划(2014BAH30B01) 国家自然科学基金创新群体项目(61521003) 国家重点基础研究发展规划课题(973计划) 基金资助项目(2012CB315901 2013CB329104) 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2017年第25卷第4期

页      码：14-17页

摘      要：SHA-1(Secure Hash Algorithm)是一种非常流行的安全散列算法,为了满足各种应用对SHA-1算法计算速度的需要,该文围绕Hash函数,基于本课题组的密文取情平台,对SHA-1算法进行深入研究,面向Xilinx K7 410T FPGA芯片设计SHA-1算法实现结构,完成SHA-1算法编程,进行测试和后续应用。该算法在FPGA上实现,可以实现3.2 G bit/s的吞吐率,最大时钟频率为95 MHz。仿真结果表明,与其它硬件设计相比,该算法在不影响原算法的安全的基础上可以获得更高的运行速度和吞吐量。

主 题 词：SHA-1 哈希函数 算法 FPGA 

学科分类：11[军事学] 1105[1105] 0839[0839] 08[工学] 110505[110505] 110503[110503] 

D　O　I：10.14022/j.cnki.dzsjgc.2017.04.004

馆 藏 号：203218079...