基于LUT的高速低硬件开销SHA-3算法设计

作     者：张跃军 廖澴桓 丁代鲁 Zhang Yuejun;Liao Huanhuan;Ding Dailu

作者机构：宁波大学电路与系统研究所浙江宁波315211 

基　　金：国家自然科学基金(61404076) 浙江省公益项目(2015C31010) 国家星火计划(2015GA701053) 宁波市自然科学基金(2014A610148 2015A610107) 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2017年第43卷第4期

页      码：43-46页

摘      要：通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行处理和存储单元共用的方式,提高SHA-3算法的速度、降低硬件开销。最后,在SMIC 65nm CMOS工艺下设计SHA-3算法,DC综合后电路面积为65 833μm^2,在1.2V电压下最高工作频率可达到150MHz,功耗为2.5mW。

主 题 词：SHA-3算法 LUT查找表 高速 低硬件开销 CMOS电路 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.16157/j.issn.0258-7998.2017.04.011

馆 藏 号：203218629...