看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于FPGA的部分并行QC-LDPC译码器高效存储方法 收藏
基于FPGA的部分并行QC-LDPC译码器高效存储方法

基于FPGA的部分并行QC-LDPC译码器高效存储方法

作     者:袁瑞佳 白宝明 

作者机构:西安电子科技大学综合业务网国家重点实验室陕西西安710071 中电科技集团公司第54研究所通信网信息传输与分发技术重点实验室河北石家庄050002 

基  金:国家重点基础研究发展计划("973"计划)基金资助项目(2012CB316100) 国家自然科学基金资助项目(60972046) 国家科技重大专项基金资助项目(2010ZX03003-003) 通信网信息传输与分发技术重点实验室开放课题基金资助项目(ITD-U1007)~~ 

出 版 物:《通信学报》 (Journal on Communications)

年 卷 期:2012年第33卷第11期

页      码:165-170页

摘      要:针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器,提出了一种将译码准码字存储在信道信息和外信息存储块中的高效存储方法,该方法不需要额外的存储块来存储译码准码字,能够减少译码器实验所需的存储资源数量,并且有效降低了译码电路的布线复杂度。在Xilinx XC2V6 000-5ff1 152 FPGA上的实验结果表明,提出的QC-LDPC码译码器设计方法能够在降低系统的BRAM资源需求量的同时有效地提高系统的运行频率和译码吞吐量。

主 题 词:LDPC码 译码器 部分并行 高效存储 FPGA实验 

学科分类:11[军事学] 0810[工学-土木类] 1205[管理学-图书情报与档案管理类] 1105[1105] 0839[0839] 08[工学] 081002[081002] 0811[工学-水利类] 110503[110503] 0812[工学-测绘类] 

核心收录:

D O I:10.3969/j.issn.1000-436x.2012.11.021

馆 藏 号:203219002...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分