自采样比例积分控制全数字锁相环的性能分析和实现

作     者：李亚斌 彭咏龙 李和明 LI Ya-bin;PENG Yong-long;LI He-ming

作者机构：华北电力大学电气工程学院河北省保定市071003 

出 版 物：《中国电机工程学报》 (Proceedings of the CSEE)

年 卷 期：2005年第25卷第18期

页      码：64-69页

摘      要：提出了一种基于自采样比例积分(PI)控制的全数字锁相环(ADPLL),并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件(FPGA)予以实现。由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计。理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点。该设计方案可以作为一个子系统或功能模块用来构成片上系统(SoC),用以提高控制系统的可靠性、简化系统的硬件结构。

主 题 词：全数字锁相环 自采样 比例积分控制 现场可编程逻辑器件 片上系统 

学科分类：11[军事学] 0810[工学-土木类] 1105[1105] 0808[工学-自动化类] 080802[080802] 0809[工学-计算机类] 08[工学] 081002[081002] 110503[110503] 

核心收录：

D　O　I：10.3321/j.issn:0258-8013.2005.18.011

馆 藏 号：203219649...