高性能LDPC编码器IP核设计与验证

作     者：刘艳欢 崔文朋 张一山 朱曦阳 郑哲 LIU Yan-huan;CUI Wen-peng;ZHANG Yi-shan;ZHU Xi-yang;ZHENG Zhe

作者机构：清华大学微电子学研究所北京100084 全球能源互联网研究院信息与通信研究所北京102211 

基　　金：国家电网公司科技项目(SGRIDGKJ209号) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2017年第34卷第4期

页      码：8-12页

摘      要：为了实现大数据时代以固态硬盘为代表的大容量高吞吐率存储器的纠错编码,基于数学特性优异的LDPC码,提出了一种半并行的LDPC编码器架构.采用SIMD指令的调度控制流方式实现了RU编码算法,完成了码率和码长等参数可动态配置的LDPC编码器的电路设计.通过Matlab与ModelSim联合仿真,并在Xilinx FPGA平台上验证了编码器的功能正确性.结果表明:工作频率为100 MHz时,配置时间少于7μs且相对于其它编码器结构可以在较少的资源下吞吐率可达4.82Gb/s.

主 题 词：LDPC 动态配置 编码器 固态硬盘 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2017.04.002

馆 藏 号：203222632...