富士通采用Cadence Encounter Timincl System

出 版 物：《半导体技术》 (Semiconductor Technology)

年 卷 期：2006年第31卷第10期

页      码：801-801页

摘      要：Cadence设计系统公司（NASDAQ：CDNS）近日宣布，富士通有限公司已经采用Cadence Encounter Timing System（ETS）进行其设计实现流程的时序分析。ETS为90纳米及90纳米以下的设计提供了卓越的sign-off时序精确性、可用性以及功能性。

主 题 词：Cadence设计系统公司 富士通 时序分析 设计实现 精确性 ETS 可用性 纳米 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203224432...