基于预测缓存的低功耗TLB快速访问机制

作     者：武淑丽 孟建熠 王荣华 严晓浪 葛海通 WU Shu-li;MENG Jian-yi;WANG Rong-hua;YAN Xiao-lang;GE Hai-tong

作者机构：浙江大学超大规模集成电路设计研究所杭州310027 

基　　金：国家"863"高科技研究发展计划资助项目(2004AA1Z1020) 

出 版 物：《计算机应用研究》 (Application Research of Computers)

年 卷 期：2011年第28卷第8期

页      码：2964-2966,2996页

摘      要：基于存储器访问局部性原理,提出了一种基于预测缓存的低功耗转换旁置缓冲器(TLB)快速访问机制。该机制采用单端口静态随机存储器(SRAM)代替传统的内容寻址存储器(CAM)结构,通过匹配搜索实现全相连TLB的快速访问,在两级TLB之间设计可配置的访问预测缓存,用于动态预测第二级TLB访问顺序,减少第二级TLB搜索匹配的延时,并有效降低第二级TLB访问功耗。采用该机制明显降低了TLB的缺失代价,当第一级TLB缺失时访问第二级TLB的平均访问延时接近1个时钟周期,约为原有平均访问延时的20%,增加的面积开销仅为原内存管理单元的1.81%左右,具有低成本、低功耗的特征。

主 题 词：内存管理单元 两级转换旁置缓冲器 内容寻址存储器 静态随机存储器 预测缓存 快速访问 低功耗 

学科分类：07[理学] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.1001-3695.2011.08.045

馆 藏 号：203226275...