基于Cadence Palladium Z1的图形芯片功能验证平台

作     者：肖德宇 牛一心 XIAO Deyu Roger NIU

作者机构：上海兆芯集成电路有限公司上海201203 

基　　金：工业和信息化部国家核高基(核心电子器件 高端通用芯片及基础软件产品)专项基金(2014ZX01029101) 

出 版 物：《集成电路应用》 (Application of IC)

年 卷 期：2017年第34卷第6期

页      码：64-68页

摘      要：在集成电路设计过程中,验证的工作量占到所有工作量的70%。大型的计算机图形处理芯片的功能验证,测试周期很长,覆盖率要求高,对于验证工程师提出了比较高的挑战。基于Cadence最新一代企业级CPU并行计算仿真器(Palladium Z1),提出了一种各平台通用,高效,流程简洁并且覆盖率较高的测试平台。该方法涵盖了测试指令集设计,GPU测试的原理分析。并给出了在Cadence Z1平台上,测试向量在测试平台上的运行过程和回归测试的结果。

主 题 词：计算机图形芯片 GPU 验证方法学 仿真器 通用测试平台 回归测试 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19339/j.issn.1674-2583.2017.06.015

馆 藏 号：203233525...