一种基于65 nm CMOS工艺的10位10 MS/s SAR ADC

作     者：邓红辉 汪江 周福祥 DENG Honghui;WANG Jiang;ZHOU Fuxiang

作者机构：合肥工业大学微电子设计研究所合肥230009 

基　　金：安徽省科技攻关项目(JZ2014AKKG0430) 中央高校基本科研业务费专项资金资助项目(2014HGCH0010) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2017年第47卷第3期

页      码：298-303页

摘      要：基于SMIC 65nm CMOS工艺,设计了一种10位10 MS/s逐次逼近型模数转换器(SAR ADC)。采用全差分的R-C组合式DAC网络结构进行设计,提高了共模噪声抑制能力和转换精度。与全电容结构相比,R-C组合式DAC网络结构有效减小了版图面积。DAC中各开关的导通采用对称的开关时序,使比较器差分输入的共模电平保持为固定值,降低了比较器的失调电压,提高了ADC的线性度。在2.5V模拟电源电压和1.2V数字电源电压下,使用Spectre进行仿真验证,测得DNL为0.5LSB,INL为0.8LSB;在输入信号频率为4.990 2 MHz,采样频率为10 MHz的条件下,测得电路的有效位数为9.63位,FOM为0.04pJ/conv。

主 题 词：逐次逼近型ADC R-C组合式DAC网络 对称开关时序 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.2017.03.002

馆 藏 号：203233881...