DVB-T接收端采样钟同步的FPGA实现

作     者：范文婧 

作者机构：同济大学中德学院研究所 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2006年第15卷第6期

页      码：28-31页

摘      要：本文研究了数字电视地面广播(DVB-T)系统中的采样同步算法,利用符号间插入的导频点估计采样时钟偏差,利用凯塞窗函数插值滤波器进行数据的纠正,设计基于FPGA(现场可编程门阵列)实现,经仿真验证可完全达到DVB-T系统的设计要求。

主 题 词：接收端 DVB-T 插值滤波器 导频 同步算法 子信道 采样时钟 循环前缀 载波频率 正交频分复用 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.3969/j.issn.1681-5289.2006.06.005

馆 藏 号：203238472...