FPU中一种高速乘法运算电路的设计与实现

作     者：王永海 周端 李波 常宪栋 

作者机构：西安电子科技大学计算机学院陕西西安710071 山东省济南市边防局山东济南251031 

出 版 物：《桂林电子工业学院学报》 (Journal of Guilin Institute of Electronic Technology)

年 卷 期：2003年第23卷第5期

页      码：38-41页

摘      要：在FPU的设计中,乘法运算电路是设计高精度高速度的乘法电路的重要部分,对提高整个FPU的性能具有重要的意义。通过对浮点处理单元(FPU)的体系结构的分析,比较了速度和规模分析并行通用乘法器之间的优缺点,结合FPU整体设计以及兼顾速度和规模,提出一种不同于通用乘法器设计的方法。该方法采用指数、尾数两条数据通道,用基-4的Booth算法和桶形移位寄存器,通过迭代完成乘法计算,并用VerilogHDL语言编写模块,用Modelsim进行仿真验证。这种方法速度快、占用硬件资源少,适于在FPU中实现,也可以做为一个独立的乘法器使用。

主 题 词：FPU 乘法运算电路 浮点处理单元 Booth算法 VerilogHDL语言 Modelsim 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1673-808X.2003.05.010

馆 藏 号：203248129...