3D堆叠芯片硅通孔容错设计

作     者：张玲 王伟征 梅军进 

作者机构：湖北理工学院计算机学院湖北黄石435003 长沙理工大学计算机与通信工程学院长沙410004 

基　　金：国家自然科学基金(No.61303042 No.61472123) 湖北省自然科学基金(No.2014CFC1091) 湖北理工学院创新人才项目(No.13xjz05c) 湖北理工学院优秀青年科技创新团队资助计划项目(No.13xtz10) 湖北理工学院大学生创新项目(No.13cx25) 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2015年第51卷第14期

页      码：11-16页

摘      要：3D堆叠芯片采用硅通孔(Through-Silicon Vias,TSVs)技术垂直连接多个裸晶(die),具有较高的芯片性能和较低的互连损耗,引起工业界和学术界的广泛关注。随着3D芯片堆叠层数的增加,一个TSV小故障都可能导致成本的大幅度增加和芯片良率的大幅度降低。TSV的密度与故障的发生概率有着密切的关系,TSV密度较大时,其发生故障的概率就会增大。为了减少故障产生的概率,提高良率,提出一种以密度为导向的TSV容错结构,首先将TSV平面分成多个密度区间,密度较大区间的信号TSV被分配较多的修复TSV,但同时此区间上设计尽量少的修复TSV,以减少此区间内总的TSV密度。理论分析和实验结果均表明该方法可以有效地减少故障发生的概率,并对故障TSV进行修补,同时具有较小的硬件代价。

主 题 词：3D堆叠芯片 硅通孔 容错技术 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3778/j.issn.1002-8331.1411-0049

馆 藏 号：203248615...