可重构阵列中容错结构的设计与仿真

作     者：徐卫芳 邓军勇 蒋林 谢晓燕 冼子雨 XU Wei-fang;DENG Jun-yong;JIANG Lin;XIE Xiao-yan;XIAN Zi-yu

作者机构：西安邮电大学计算机学院陕西西安710121 西安邮电大学电子工程学院陕西西安710121 

基　　金：西安邮电大学研究生创新基金项目(ZL2013-19) 国家自然科学基金项目(61272120) 陕西省自然科学基金项目(2013JC2-32) 西安邮电大学青年教师科研基金项目(ZL2014-21) 陕西省自然科学基金(2015JM6326) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2015年第32卷第10期

页      码：72-76页

摘      要：针对可重构阵列中处理单元PE(processing elements)的可能故障,提出了一种实用的容错方案.通过分析推导PE阵列的故障概率和硬件开销,得出对于4×4的PE阵列,每行只需设计一个备用PE即可满足容错要求的结论,并提出了一种有效的容错方案,完成了功能仿真与FPGA验证,结果表明该方案可以充分利用备用PE达到容错效果.可重构阵列在SMIC 0.13μmCMOS工艺下工作频率可达203 MHz.

主 题 词：可重构阵列 处理单元 故障 硬件开销 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.19304/j.cnki.issn1000-7180.2015.10.016

馆 藏 号：203249747...