图像验证系统设计及FPGA实现

作     者：乔世杰 胡运平 高勇 QIAO Shi-jie;HU Yun-ping;GAO Yong

作者机构：西安理工大学电子工程系西安710048 

出 版 物：《电子器件》 (Chinese Journal of Electron Devices)

年 卷 期：2006年第29卷第3期

页      码：825-828页

摘      要：用于JPEG2000静止图像压缩编码FPGA实现的图像验证系统。整个系统平台是由一个并口CMOS电脑眼、两个FPGA芯片、UART接口以及外部缓存组成。为了对搭建的平台进行验证,将并口电脑眼采集的图像数据存储在外部SRAM中,然后通过UART接口传送到PC机中,并通过PC机端的串口接收程序把采集的图像显示出来。完成了图像采集模块和UART接口模块的verilog HDL模型描述,通过了仿真和逻辑综合,并下载到FPGA芯片中,编写了串口接收程序,成功地实现了系统的联机调试。

主 题 词：图像验证系统 UART Verilog HDL FPGA 

学科分类：080903[080903] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 080501[080501] 0805[工学-能源动力学] 080502[080502] 

核心收录：

D　O　I：10.3969/j.issn.1005-9490.2006.03.055

馆 藏 号：203255096...