数据采集系统中SDRAM控制器的FPGA设计

作     者：雷能芳 LEI Neng-fang

作者机构：渭南师范学院数理学院陕西渭南714000 

基　　金：陕西省教育厅科学研究计划项目(14JK1247) 渭南师范学院特色学科建设项目(14TSXK07) 

出 版 物：《电子设计工程》 (Electronic Design Engineering)

年 卷 期：2017年第25卷第15期

页      码：137-140页

摘      要：针对SDRAM时序控制复杂等设计难点,提出了一种基于现场可编程门阵列(FPGA)设计SDRAM控制器的方法。使用状态机的设计思想,采用Verilog硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行了时序仿真,得到的SDRAM读写仿真波形图时序合理、逻辑正确。

主 题 词：SDRAM控制器 状态机 Verilog硬件描述语言 时序仿真 

学科分类：08[工学] 0803[工学-仪器类] 

D　O　I：10.14022/j.cnki.dzsjgc.2017.15.035

馆 藏 号：203260867...