时钟产生电路中高频生成器的分析与设计

作     者：姚丽娜 YAO Lina

作者机构：湖南广播电视大学长沙410004 

基　　金：国家自然科学基金资助项目(60676016) 湖南省高校科研基金资助项目(06D064) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2008年第38卷第2期

页      码：218-221页

摘      要：分析了目前常用的高频生成器的电路结构及其优缺点,提出了一种新的高频生成器电路结构。该电路完全由数字逻辑门构成,结构简单;同时,倍频系数可达10以上;在参考时钟频率为100 MHz时,可以实现1 GHz以上输出时钟的高频输出。

主 题 词：延迟锁定环 时钟产生电路 高频生成器 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

馆 藏 号：203264396...