一种0.18μm特大规模芯片快速收敛的设计方法

作     者：霍津哲 蒋见花 周玉梅 HUO Jin-zhe;JIANG Jian-hua;ZHOU Yu-mei

作者机构：中国科学院微电子研究所集成电路设计研究室北京100029 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2005年第35卷第3期

页      码：283-285,289页

摘      要：在0.18μm下,时序收敛的关键是互连线延时问题。文章介绍了一种时序快速收敛的RTL到GDSII的设计方法,该方法有效地消除了逻辑综合和物理设计之间的迭代。采用一个450万门超大规模DSP芯片设计验证了该方法。实例设计结果表明,这种新的方法不但有效地解决了互连线时延的问题,而且缩短了芯片的设计周期。

主 题 词：深亚微米 特大规模集成电路 线延时 时序收敛 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1004-3365.2005.03.016

馆 藏 号：203270121...